דרוש מומחה ל FPGA/ASIC Verification

מימוש מודולים סימולציה לבלוקים בתחום התקשורת

דרוש ניסיון של מעל 3 שנים בתכנון שבבים בשפת systemverilog או Specman או UVM