דרוש מהנדס ל FPGA Design

דרוש ניסיון של מעל 5 שנים בתכנון FPGA בשפת VERILOG/VHDL עבור רכיבי XILINX

דרוש ניסיון בכלי סינטיזה VIVADO

יתרון לנסיון בעיבוד תמונה
יתרון לניסיון בשימוש במעבדים על גבי FPGA כמו MicroBlaze או Zynq

** מוטיבציה גבוהה ויכולת טכנית
** המשרה מיועדת לנשים וגברים